# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-094071

(43) Date of publication of application: 06.04.2001

(51)Int.CI.

H01L 27/108

H01L 21/8242

(21)Application number: 11-267625

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

21.09.1999


(72)Inventor: KOYAMA HIROSUKE

## (54) SEMICONDUCTOR MEMORY DEVICE

# (57)Abstract:

PROBLEM TO BE SOLVED: To suppress increase in a production process and a rise in cost, and to increase the capacitance of a capacitor.

SOLUTION: In a cell capacitor, a storage node electrode SN is constituted of an Ru film 16 and an SRO film 17, a capacitor insulating film is constituted of a BST film 18, and a cell plate electrode is constituted of an SRO film 19. When the storage node electrode SN is formed as a laminated structure of the Ru film 16 and the SRO film 17, contact failures of the SRO film with a tungsten plug 12 can be prevented. In addition, when the inside wall surface of the cell capacitor is formed as a structure of the SRO film, the BST film and the SRO film, an increase in the number of processes is prevented, and the capacitance of a capacitor can be increased.



# **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 / 特開2001-94071 (P2001-94071A)

(43)公開日 平成13年4月6日(2001.4.6)

(51) Int.Cl.7

識別記号

FΙ

テーマコード(参考)

H01L 27/108

21/8242

H01L 27/10

5F083 651

621C

# 審査請求 未請求 請求項の数10 OL (全 7 頁)

(21)出願番号

特願平11-267625

(71)出願人 000003078

株式会社東芝

(22)出願日

平成11年9月21日(1999.9.21)

神奈川県川崎市幸区堀川町72番地

(72)発明者 幸山 裕亮

神奈川県横浜市磯子区新杉田町8番地 株

式会社東芝横浜事業所内

(74)代理人 100058479

弁理士 鈴江 武彦 (外6名)

Fターム(参考) 5F083 AD24 AD48 AD49 AD56 GA06

JA13 JA14 JA38 JA39 JA43


JA45 MA06 MA17 MA20 PR06

### (54) 【発明の名称】 半導体記憶装置

# (57)【要約】

【課題】製造工程の増加やコストの高騰を抑え得て、キ ャパシタ容量を増大することが困難であった。

【解決手段】 セルキャパシタにおいて、ストレージノ ード電極SNはRu膜16とSRO膜17の積層膜によ り構成され、キャパシタ絶縁膜はBST膜18により構 成され、セルプレート電極はSRO膜19により構成さ れている。ストレージノード電極SNをRu膜16とS RO膜17との積層構造とすることにより、SRO膜と タングステンのプラグ12とのコンタクト不良を防止で きる。しかも、セルキャパシタの内壁面をSRO膜/B ST膜/SRO膜構造とすることにより、工程数の増大 を防止してキャパシタ容量を増大できる。



1

### 【特許請求の範囲】

【請求項1】 金属又は導電性金属酸化物からなる第1 の金属膜と金属又は導電性金属酸化物からなる第2の金 属膜を積層して構成されたシリンダー型のストレージノ ード電極と、

このストレージノード電極の表面上に設けられたキャパ シタ絶縁膜と、

このキャパシタ絶縁膜の表面上に設けられたプレート電極とを有し、

前記ストレージノード電極の外壁を構成する前記第1の 10 金属膜と、前記ストレージノード電極の内壁を構成する 第2の金属膜は互いに材料が相違することを特徴とする 半導体記憶装置。

【請求項2】 前記第2の金属膜とキャパシタ絶縁膜及び前記プレート電極間の容量は、前記第1の金属膜とキャパシタ絶縁膜及び前記プレート電極間の容量より大きいことを特徴とする請求項1記載の半導体記憶装置。

【請求項3】 前記キャパシタ絶縁膜の前記第2の金属 膜上の酸化膜換算膜厚は、前記第1の金属膜上の酸化膜 換算膜厚と異なることを特徴とする請求項1記載の半導 体記憶装置。

【請求項4】 前記キャパシタ絶縁膜の前記第2の金属膜上の酸化膜換算膜厚は、前記第1の金属膜上の酸化膜換算膜厚より小さいことを特徴とする請求項3記載の半導体記憶装置。

【請求項5】 前記キャパシタ絶縁膜の前記第2の金属膜上の誘電率は、前記第1の金属膜上の誘電率と異なることを特徴とする請求項1記載の半導体記憶装置。

【請求項6】 前記キャパシタ絶縁膜の前記第2の金属膜上の誘電率は、前記第1の金属膜上の誘電率より大きいことを特徴とする請求項5記載の半導体記憶装置。

【請求項7】 前記キャパシタ絶縁膜の前記第2の金属膜上の膜厚は、前記第1の金属膜上の膜厚と異なることを特徴とする請求項1記載の半導体記憶装置。

【請求項8】 前記キャパシタ絶縁膜の前記第2の金属膜上の膜厚は、前記第1の金属膜上の膜厚より薄いことを特徴とする請求項7記載の半導体記憶装置。

【請求項9】 前記ストレージノード電極の前記第2の金属膜上の前記キャパシタ絶縁膜と、前記ストレージノード電極の前記第1の金属膜上の前記キャパシタ絶縁膜は、誘電率、膜厚、結晶性及び組成などの物性値のうちの少なくとも1つの物性値により規定され、この少なくとも1つの物性値により前記ストレージノード電極の前記第2の金属膜上の前記キャパシタ絶縁膜を介して前記ストレージノード電極の前記第1の金属膜上の前記ストレージノード電極の前記第1の金属膜上の前記キャパシタ絶縁膜を介して前記ストレージノード電極と前記プレート電極間に生じる容量より大きくなるように設定されることを特徴とする請求項1記載の半導体記憶装置。

【請求項10】 前記第1の金属膜と前記キャパシタ絶縁膜は、共にペロブスカイト結晶構造の材料であることを特徴とする請求項1乃至9記載の半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、例えばダイナミックRAM(以下、DRAMと称す)のように、キャパシタに電荷を蓄積することにより情報を記憶する半導体記憶装置に関する。

0 [0002]

【従来の技術】半導体記憶装置、特にDRAMは益々大規模集積化が進んでいる。それに伴い、単位記憶素子としてのメモリセルの面積は一層縮小されている。このため、データのリード・ライトに十分なメモリセルのキャパシタの容量を得るために様々な工夫がなされている。

【0003】最近、注目されている技術の一つに高誘電体絶縁膜の一つである(Br,Sr)TiO3(以下、BST膜と称す)を用いたMIM(Metal Insulating Metal)キャパシタ技術がある。この技術としては、文献1、例えば(K. Hieda et al., "All Perovskite Capacitor (APEC) Technology for (Br,Sr)TiO3 CapacitorScaling toward 0.10um Stucked DRAMs", IEDM Technical Digest, pp.807-810,1998)に記載されているペロブスカイト・キャパシタがある。このペロブスカイト・キャパシタがある。このペロブスカイト・キャパシタは、例えば0.10μm世代のDRAMに適用されるものであり、その記憶容量等の電気的特性は、電極の材料に大きく影響される。

【0004】また、BST膜と同じペロブスカイト結晶構造を有する導電性金属酸化物としてのSrRuO2膜(以下、SRO膜と称す)をキャパシタ電極に適用することにより、キャパシタの電気的特性を向上させることに大きな期待が寄せられている。

【0005】一方、キャパシタの表面積を増大させる技術として、文献2、例えば(W. Wakamiya et al., "Nove l Stacked Capacitor Cell for 64Mb DRAM", Symposium on VLSI Technology Digest, pp. 69-70, 1989)に記載されているシリンダー構造のキャパシタが有名である。【0006】図7乃至図12は、SRO膜をキャパシタ電極、BST膜をキャパシタ絶縁膜として用いたシリン

40 ダー構造のキャパシタを形成する製造工程を示している。

【0007】図7に示すように、図示せぬ半導体基板上には、例えばシリコン酸化(SiO2)膜101が形成され、このシリコン酸化膜101には、下層に形成された図示せぬセルトランジスタのソース/ドレイン領域に一方に接続される例えばタングステン(W)からなるコンタクト用プラグ102が形成されている。前記シリコン酸化膜101上にはシリコン窒化(SiN)膜103、シリコン酸化(SiO2)膜104が順次堆積されて

【0008】次に、図8に示すように、通常のリソグラフィ法及びRIE (反応性イオンエッチング) 法により、SiN膜103、SiO2膜104がエッチングされ、前記プラグ102の上面を露出し、後にストレージノード電極が形成される溝105が形成される。

【0009】次に、図9に示すように、全面にSRO膜106が形成される。この後、CMP(化学的機械研磨)法を用いてSiO2膜104上のSRO膜106のみが除去され、溝105の内壁及び底部にのみSRO膜106が残存され、ストレージノード電極が形成される。

【0010】次に、図10に示すように、例えば緩衝H F溶液などを用いて、 $SiO_2$ 膜104がエッチングに より除去される。このとき、SiN膜103はエッチン グストッパとして機能する。この結果、上方に突出した シリンダー型のストレージノード電極が形成される。

【0011】次に、図11に示すように、全面にキャパシタ絶縁膜としてのBST膜107が形成され、図12に示すように、BST膜107上にセルプレート電極となるSRO膜108が形成される。

# [0012]

【発明が解決しようとする課題】ところで、DRAMにおいては、データ"0"又は"1"をストレージノード電極に記憶する。このため、ストレージノード電極はセルトランジスタに接続される。この例において、ストレージノード電極としてのSRO膜106は前述したように、タングステンのプラグ102を介してセルトランジスタのソース/ドレイン領域の一方に接続される。つまり、プラグ102上にSRO膜106が堆積されている。ところが、SRO膜106は酸化膜であるため、成り時にタングステンからなるプラグ102の表面が酸化され、コンタクト不良を引き起こすという問題を有している。そこで、このSRO膜106とプラグ102とを接続する際の問題を回避するために、種々の構成が考えられている。

【0013】図13は、タングステンからなるプラグ102の酸化を回避するため、Ru膜110によりストレージノード電極を形成した場合を示している。しかし、この構成の場合、前記文献1に記載されるように、BST膜のリーク電流が大きくなるため信頼性が低く、さらに酸化膜換算膜厚が大きい等の問題を有している。

【0014】一方、図14は、SRO膜106からなるストレージノード電極とタングステンからなるプラグ102の間にRu膜を111を形成し、このRu膜111を介してSRO膜106とプラグ102とを接続する構成を示している。しかし、この構成の場合、Ru膜111を形成するために、先ず、プラグ102の表面をエッチングしてコンタクトホールの上面、すなわちSiO2膜101の表面よりプラグ102の表面を下げ、次いでSiO2膜101の全面にRu膜111を形成し、この

1

Ru膜111をCMP法により研磨して、コンタクトホール内にRu膜111を残存させる必要がある。したがって、Ru膜111からなるプラグを形成するために、エッチング工程、CMP工程を追加しなくてはならない。このため、製造工程が増加し、コストが高騰する。さらに、製造工程の増加に伴い歩留まりの低下も懸念される

【0015】本発明は、上記課題を解決するためになされたものであり、その目的とするところは製造工程の増 10 加やコストの高騰を抑え得るとともに、キャパシタ容量を増大することが可能な半導体記憶装置を提供しようとするものである。

### [0016]

【課題を解決するための手段】本発明は、上記課題を解決するため、金属又は導電性金属酸化物からなる第1の金属膜と金属又は導電性金属酸化物からなる第2の金属膜を積層して構成されたシリンダー型のストレージノード電極と、このストレージノード電極の表面上に設けられたキャパシタ絶縁膜と、このキャパシタ絶縁膜の表面20 上に設けられたプレート電極とを有し、前記ストレージノード電極の外壁を構成する前記第1の金属膜と、前記ストレージノード電極の内壁を構成する第2の金属膜は互いに材料が相違されている。

【0017】前記第2の金属膜とキャパシタ絶縁膜及び前記プレート電極間の容量は、前記第1の金属膜とキャパシタ絶縁膜及び前記プレート電極間の容量より大きくされている。

【0018】前記キャパシタ絶縁膜の前記第2の金属膜上の酸化膜換算膜厚は、前記第1の金属膜上の酸化膜換算膜厚と異なっている。

【0019】前記キャパシタ絶縁膜の前記第2の金属膜上の酸化膜換算膜厚は、前記第1の金属膜上の酸化膜換 算膜厚より小さくされている。

【0020】前記キャパシタ絶縁膜の前記第2の金属膜上の誘電率は、前記第1の金属膜上の誘電率と異なっている。

【0021】前記キャパシタ絶縁膜の前記第2の金属膜上の誘電率は、前記第1の金属膜上の誘電率より大きくされている。

40 【0022】前記キャパシタ絶縁膜の前記第2の金属膜上の膜厚は、前記第1の金属膜上の膜厚と異なっている。

【0023】前記キャパシタ絶縁膜の前記第2の金属膜上の膜厚は、前記第1の金属膜上の膜厚より薄くされている。

【0024】前記キャパシタ絶縁膜の前記第2の金属膜上の結晶性は、前記第1の金属膜上の結晶性と異なっている。

【0025】前記キャパシタ絶縁膜の前記第2の金属膜 50 上の組成は、前記第1の金属膜上の組成と異なってい

る。

【0026】前記ストレージノード電極の前記第2の金属膜上の前記キャパシタ絶縁膜と、前記ストレージノード電極の前記第1の金属膜上の前記キャパシタ絶縁膜は、誘電率、膜厚、結晶性及び組成などの物性値のうちの少なくとも1つの物性値により規定され、この少なくとも1つの物性値により前記ストレージノード電極の前記第2の金属膜上の前記キャパシタ絶縁膜を介して前記ストレージノード電極と前記プレート電極間に生じる容量が、前記ストレージノード電極の前記第1の金属膜上の前記キャパシタ絶縁膜を介して前記ストレージノード電極と前記プレート電極間に生じる容量が、前記ストレージノード電極と前記プレート電極間に生じる容量より大きくなるように設定されている。

【0027】前記第2の金属膜と前記キャパシタ絶縁膜は、共にペロブスカイト結晶構造の材料である。

### [0028]

【発明の実施の形態】以下、本発明の実施の形態について図面を参照して説明する。

【0029】図1は、本発明の一実施例の構成を示して いる。図1に示すように、半導体基板10内にはセルト 20 ランジスタTRを構成するソース/ドレイン領域S/D が形成されている。これらソース/ドレイン領域S/D の相互間に位置するチャネル領域上には、ゲート酸化膜 を介してワード線としてのゲート電極Gが形成されてい る。ソース/ドレイン領域S/Dの一方はビット線コン タクトBLCを介してビット線BLに接続されている。 これらセルトランジスタTR及びBLは、例えばSiO 2膜11により覆われている。また、ソース/ドレイン 領域S/Dの他方は、例えばタングステンのプラグ12 を介してセルキャパシタに接続されている。このセルキ ャパシタは例えばシリンダー型のストレージノード電極 である。このセルキャパシタにおいて、ストレージノー ド電極SNはRu膜16とSRO膜17の積層膜により 構成されている。すなわち、ストレージノード電極SN の外壁はRu膜16により構成され、内壁はSRO膜1 7により構成されている。キャパシタ絶縁膜はBST膜 18により構成され、セルプレート電極はSRO膜19 により構成されている。

【0030】次に、図2乃至図6を参照して、上記構成のセルキャパシタの製造方法について説明する。尚、図2乃至図6において、図1と同一部分には同一符号を付す。

【0031】先ず、図2に示すように、コンタクト用のタングステンからなるプラグ12が形成された $SiO_2$ 膜上にSiN膜 $13、SiO_2$ 膜14が順次堆積される。

【0032】次に、図3に示すように、通常のリソグラフィ法及びRIE (反応性イオン) 法により、SiN膜13、SiO2膜14がエッチングされ、前記プラグ12の上面を露出し、後にストレージノード電極が形成さ 50

れる溝15が形成される。

【0033】次に、図4に示すように、全面にRu膜16が形成され、このRu膜16上にSRO膜17が堆積される。この後、CMP(化学的機械研磨)法を用いてSiO2膜104上のSRO膜17及びRu膜16のみが除去され、構15の内壁及び底部にのみRu膜16及びSRO膜17が残存され、Ru膜16とSRO膜17の積層膜からなるストレージノード電極が形成される。

【0034】次に、図5に示すように、緩衝HF溶液などを用いて、 $SiO_2$ 膜14がエッチングにより除去される。このとき、SiN膜13はエッチングストッパーとして機能する。この結果、内壁がSRO膜17で外壁がRu膜16からなる上方に飛び出たシリンダー型ストレージノード電極SNが形成される。

【0035】次に、図6に示すように、全面にキャパシタ絶縁膜としてのBST膜18が堆積され、このBST膜18上に、図1に示すように、セルプレート電極となるSRO膜19が堆積されることにより、セルキャパシタが形成される。

20 【0036】上記実施例によれば、セルキャパシタを構成するストレージノード電極はRu膜16、SRO膜17の積層膜により構成され、SRO膜17はRu膜16を介してタングステンのプラグ12に接続されている。つまり、SRO膜17を堆積する工程において、下地がRu膜16となっており、成膜時にタングステンのプラグ12が酸化されることを防止できる。

【0037】また、Ru膜16は非常に酸化されにくい物質であり、仮に酸化されたとしても酸化膜自体が導電体であるため、タングステンのプラグ12とのコンタクト不良を引き起こすことがない。

【0038】さらに、Ru膜16、SRO膜17は連続した製造工程で成膜することができる。しかも、Ru膜16、SRO膜17は連続してCMP(化学的機械研磨)により研磨することが可能である。したがって、製造工程の増加を防止して工程コストの高騰を抑えることができるとともに、歩留の低下を防止できる。

【0039】また、ストレージノード電極はRu膜16、SRO膜17の積層膜により構成され、シリンダー型のストレージノード電極のSRO膜17とBST膜18とからなる内壁はAPEC (All Perovskite Capacitor)構造となっている。このため、ストレージノード電極を全てRu膜で形成する場合に比べて、多くの電荷量を蓄積することができる。すなわち、この実施例のように、シリンダー型のキャパシタの内面構造をSRO膜17、BST膜18、SRO膜19の積層構造とすることにより、従来と同等のサイズでキャパシタ容量を増大することができる。

【0040】上記実施例の構成によりキャパシタ容量が増大する理由は、次のように考えられる。

【0041】先ず、SRO膜/BST膜/SRO膜から

なる従来のキャパシタと、Ru膜/BST膜/Ru膜か らなる従来のキャパシタの特性の相違について説明す る。前述したように、SRO膜のリーク電流が低いこと は、前記文献1のFig.2に記載されている通りである。 また、比誘電率は、Ru膜の場合約300であるのに対 して、SRO膜の場合約360となることを見出した。 この理由は、前記文献1に記載されるように、Ru膜の 場合BST膜との界面に低誘電率層が形成されるが、S RO膜の場合、SRO膜もBST膜も共にペロブスカイ ト結晶であるため、格子マッチングが良好で低誘電率層 が形成されないためと考えられる。したがって、本実施 例において、SRO膜17上のBST膜18は、Ru膜 16上のBST膜18と比べて、物理的な膜厚が同じで あっても誘電率が大きく、つまり、酸化膜換算膜厚が小 さい。したがって、単位面積当たりに蓄積される容量が 大きいこととなる。

【0042】また、SRO膜は同じ物理膜厚下でリーク電流が低いため、キャパシタの性能で決まるリーク電流の値に膜厚を合わせると、SRO膜17上のBST膜18はより薄膜化できる。仮に、誘電率が同じである場合、SRO膜17上のBST膜18は、Ru膜16上のBST膜18に比べて膜厚が薄い、つまり、酸化膜換算膜厚が小さい。したがって、単位面積当たりに蓄積される容量が大きいことになる。

【0043】さらに、BST膜の結晶性は、下地の材料に大きく依存し、SRO膜上は結晶化し易い。つまり、SRO膜上でのBST膜の結晶化温度が低いことが、文献3 (M. Kiyotoshi et al., "In-situ Multi-step (IMS) CVD Process of (Ba, Sr)Ti03 using Hot Wall Batchtype Reactor for DRAM Capacitor Dielectrics", Sym 30 posium on VLSI Technology Digest of Technical Papers, pp. 101-102, 1999) に記載されている。BST膜の成膜は、比較的高温で行い成膜時に結晶化させる方法と、上記文献3に記載されるように、先ず、比較的低温により結晶化していない膜を形成し、この後、アニールにより結晶化させるIMS法などが研究されているが、最適な方法はまだ見出されていない。

【0044】しかし、本実施例のように、Ru膜16上とSRO17上にBST膜18を形成する場合、Ru膜16上とSRO膜17上でBST膜18の結晶化温度が 40 相違する。したがって、SRO膜17上におけるBST膜18の結晶性とRu膜16上におけるBST膜18の結晶性は互いに相違すると考えられる。特に、SRO膜上でのBST膜の結晶化温度はRu膜16上での結晶化温度より低いと考えられる。このため、SRO膜17上のBST膜18の結晶性の方が、Ru膜16上のBST膜18の結晶性より良好と考えられる。

【 0 0 4 5 】 また、一般に、B S T 膜の組成と言った場合、 (B r + S r) / T i のことを示し、これをA / B 比と言うことが多い。このA / B 比が約1 の時、誘電率 50

が最も大きくなることが知られている。Ru膜との界面に形成される低誘電率層はA/B比が約1からずれたBST膜、あるいは微量のRu膜が混入したBST膜である可能性があるが、具体的な解明には未だ至っていない。しかし、本実施例のように、SRO膜17上におけるBST膜18の組成は、Ru膜16上におけるBST膜18の組成と互いに相違し、且つ、これら組成の相違

により、キャパシタ容量が増大していると考えられる。

【0046】尚、上記実施例において、ストレージノード電極はRu膜16とSRO膜17の積層膜により構成し、キャパシタ絶縁膜をBST膜18により構成した。しかし、ストレージノード電極の材料はこれらに限定されるものではなく、他の金属又は導電性金属酸化物の適用できる。さらに、ストレージノード電極及びキャパシタ絶縁膜は、Ru膜16、SRO膜17、BST膜18の組み合わせに限定されるものではなく、例えば次の条件を満足し、キャパシタ容量を増大できる材料であればよい。

【0047】(a) ストレージノード電極の内壁上のキ 20 ャパシタ絶縁膜の誘電率が外壁上の誘電率より大きい。 【0048】(b) ストレージノード電極の内壁上のキャパシタ絶縁膜の酸化膜換算膜厚が外壁上のキャパシタ 絶縁膜の酸化膜換算膜厚より小さい。

【0049】(c)ストレージノード電極の内壁上のキャパシタ絶縁膜の膜厚が外壁上のキャパシタ絶縁膜の膜厚より小さい。

【0050】(d)ストレージノード電極の内壁上のキャパシタ絶縁膜の結晶性と外壁上のキャパシタ絶縁膜の結晶性が異なる。

30 【0051】(e)ストレージノード電極の内壁上のキャパシタ絶縁膜の組成と外壁上のキャパシタ絶縁膜の組成が異なる。

【0052】(f)ストレージノード電極の内壁上のキャパシタ絶縁膜の誘電率、膜厚、結晶性及び組成などの物性値の少なくとも1つは、ストレージノード電極の外壁上のキャパシタ絶縁膜の誘電率、膜厚、結晶性及び組成などの物性値の少なくとも1つに対して、ストレージノード電極とセルプレート電極間に生じる容量が大きくなるような物性値である。

グ 【0053】その他、本発明は上記実施例に限定される ものではなく、本発明の要旨を変えない範囲で種々変形 実施可能なことは勿論である。

[0054]

【発明の効果】以上、詳述したようにこの発明によれば、製造工程の増加やコストの高騰を抑え得るとともに、キャパシタ容量を増大することが可能な半導体記憶装置を提供できる。

【図面の簡単な説明】

【図1】本発明の一実施例を示す断面図。

【図2】図1に示すセルキャパシタの製造工程の一例を

8

示す断面図。

【図3】図2に続く製造工程を示す断面図。

【図4】図3に続く製造工程を示す断面図。

【図5】図4に続く製造工程を示す断面図。

【図6】図5に続く製造工程を示す断面図。

【図7】従来のセルキャパシタの製造工程の一例を示す 断面図。

【図8】図7に続く製造工程を示す断面図。

【図9】図8に続く製造工程を示す断面図。

【図10】図9に続く製造工程を示す断面図。

【図11】図10に続く製造工程を示す断面図。

【図12】図11に続く製造工程を示す断面図。

【図13】従来のセルキャパシタの他の例を示す断面

図。

【図14】従来のセルキャパシタの他の例を示す断面 図.

【符号の説明】

12…タングステンのプラグ、

16…Ru膜、

17…SRO膜、


SN…ストレージノード電極、

18…BST膜(キャパシタ絶縁膜)、


10 19…SRO膜(セルプレート電極)、

CC…セルキャパシタ、


TR…セルトランジスタ。



【図12】



【図13】



【図14】

